PENGEMBANGAN PROTOTYPE SIMULASI HARDWARE KOMPRESI DATA DENGAN MENGGUNAKAN VHDL

P Manurung, Arnold (2005) PENGEMBANGAN PROTOTYPE SIMULASI HARDWARE KOMPRESI DATA DENGAN MENGGUNAKAN VHDL. Diploma thesis, Universitas Komputer Indonesia.

Full text not available from this repository.
Official URL: http://elib.unikom.ac.id/gdl.php?mod=browse&op=rea...

Abstract

Kompresi data bukan hal yang baru lagi dalam dunia komputer. Kompresi data yang ada saat ini berupa Perangkat Lunak untuk melakukan kompresi data. Dalam melakukan kompresi data ada berbagai macam metode, seperti Huffman,Arimetic Coding,DMC,Limple Ziv Welch (LZW) dan lain-lain. Dalam Skripsi ini penulis menggunakan algoritma LZW untuk mensimulasikan Kompresi data. Algoritma LZW ini di implementasikan ke dalam bahasa VHDL dengan menggunakan aplikasiAltera Max +plus 10.2 untuk membuat prototype simulasi hardware kompresi data.

Item Type: Thesis (Diploma)
Subjects: S1-Final Project > Fakultas Teknik Dan Ilmu Komputer > Teknik Informatika > 2005
Divisions: Universitas Komputer Indonesia > Fakultas Teknik dan Ilmu Komputer
Universitas Komputer Indonesia > Fakultas Teknik dan Ilmu Komputer > Teknik Informatika (S1)
Depositing User: M.Kom Taryana Suryana
Date Deposited: 16 Nov 2016 07:42
Last Modified: 16 Nov 2016 07:42
URI: https://repository.unikom.ac.id/id/eprint/6634

Actions (login required)

View Item View Item